(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-255868

(43) 公開日 平成8年(1996) 10月1日

(51) Int.Cl.		識別記号	庁内整理番号	F.I.		•	技術表示箇所
H01L	25/04	•		H01L	25/04	Z	
÷	25/18		•	•	23/36	A	•
	23/29						•

		審查請求	未請求 請求項の数4 OL (全 5 頁)				
(21)出願番号	特顯平7-56328	(71) 出願人	000002369 セイコーエプソン株式会社				
(22) 出願日	平成7年(1995)3月15日	(72) 発明者	東京都新宿区西新宿2丁目4番1号 発明者 小田 善造 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内				
		(74)代理人					


(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【目的】複数のICチップを単一のパッケージに内蔵す るマルチチップパッケージにおいて、ノイズに強く放熱 性の高い樹脂封止ICパッケージを提供する。

【構成】アナログICチップ11、ディジタルICチッ プ12のそれぞれのチップ裏面を別々の金属板21、2 2に接着する。金属板21、22のICチップを搭載し た面と反対の面は、封止樹脂 1 から露出している。アナ ログICチップ11、ディジタルICチップ12に電源 が印加され動作するときには、この露出面から発する熱 を空気中に放出する。

【効果】アナログ I Cチップ11の載置台である金属板 21、ディジタル I Cチップ12の載置台である金属板 22は電気的に完全に分離されているので I Cの動作時 に金属板を通してディジタル I Cチップ12のノイズが アナログ I Cチップ 1 1に伝搬して回路の性能を落とす 事がない。



【特許請求の範囲】

【請求項1】第1の集積回路チップと、第2の集積回路チップと、該第1の集積回路チップの裏面に接着された第1の金属板と、該第2の集積回路チップの裏面に接着された第2の金属板と、該第1の集積回路チップおよび該第2の集積回路チップを各々内蔵するデバイスホールが設けられ該第1の金属板および該第2の金属板に接着された配線基板と、該集積回路チップの表面に設けられた電極群と該配線基板の表面に設けられた電極群と該配線基板の集積回路チップと該第1の金属板と該第1の金属板と該第1の金属板と該第1の金属板の一部が該樹脂から露出したことを特徴とする半導体装置。

【請求項2】請求項1記載の半導体装置において、第1の集積回路チップはアナログ集積回路チップであり、第2の集積回路チップはディジタル集積回路チップであることを特徴とする半導体装置。

【請求項3】請求項2記載の半導体装置において、第1の金属板はアナロググランドまたはアナログ電源に、第2の金属板はディジタルグランドまたはディジタル電源に各々電気的に接続されることを特徴とする半導体装置。

【請求項4】第1の集積回路チップと、第2の集積回路 チップと、該第1の集積回路チップの裏面に接着された 第1の金属板と、該第2の集積回路チップの裏面に接着 された第2の金属板と、該第1の集積回路チップおよび 該第2の集積回路チップを各々内蔵するデバイスホール が設けられ該第1の金属板および該第2の金属板に接着 された配線基板と、該集積回路チップの表面に設けられ た電極群と該配線基板の表面に設けられた電極群とを接 続する金属細線群とを含んでなる回路ブロックを準備す る工程と、該回路ブロックを樹脂封止用金型内に該第1 の金属板と該第2の金属板の表面が該金型の内面に接す るように載置し、該金型内に封止用樹脂を注入する工程 とを含んでなる半導体装置の製造方法において、該第1 の金属板と該第2の金属板とで形成される間隙の方向に 封止用樹脂の流入する方向を概略一致させることを特徴 とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置およびその製造方法に関し、ことに複数の集積回路(以下、ICと記す)チップを単一のパッケージとして樹脂封止し、放熟性を高めた半導体装置およびその製造方法に関する。

[0002]

【従来の技術】図2は特開昭63-244747号公報に記された構造を簡略表記したものである。図2において2個のICチップ10はダイパッドである金属板20とともに一体に樹脂封止されている。1は封止樹脂、2

はリード、3は配線基板、4はICチップの表面に設け られた電極と配線基板の表面に設けられた電極とを接続 する金属細線、5は接着剤である。接着剤としては熱抵 抗の低い導電性のものが用いられるのが普通である。Ⅰ Cチップ10のうち1個はダイパッドである金属板20 に直接接着されているが、他の1個は配線基板3により ダイパット20と絶縁されている。このようにチップ搭 載面を分ける例としてアナログ回路とディジタル回路が ある。アナログ回路とディジタル回路とではノイズを避 けるために別々の電源、グランドを使用するのが一般的 である。アナログICチップとディジタルICチップと を単一のICパッケージとして樹脂封止する場合、お互 いの電源、グランドを分離するため単一の金属板にアナ ログICチップとディジタルICチップとを熟抵抗の低 い導電性接着剤で接着する事はできないので、図2に示 したように一方のICチップを配線基板3を介してダイ パッド20に接着せざるをえない。この結果として配線 基板3を介してダイパッド20に接着された10チップ からの放熱が悪くなる。もちろん両方のICチップを配 線基板3を介さずにダイパッド20に接着することは実 装技術的には可能であるが、アナログ回路とディジタル 回路で同一の電源またはグランドを使うことになり、共 通の電源またはグランドを通ってディジタル回路からア ナログ回路へノイズが伝達されるので電気回路の性能が 悪くなる。

[0003]

【発明が解決しようとする課題】複数のICチップ、特に電源、グランドのいずれか一方または両方が異なる異種のICチップを単一のパッケージに封止する場合に、いずれか一方のICチップはプリント配線板等の絶縁性基板を介して金属板に非導電性の接着をするが、非導電性の接着をされたICチップからの放熟が悪いという問題がある。また、いずれか一方のICチップをプリント配線板等の絶縁性基板を介さずに金属板に導電性の接着をした場合は、ノイズにより電気回路の性能が悪くなるという問題がある。

【0004】本発明の目的はかかる課題を解決し、複数の異種のICチップを単一のICパッケージに内蔵し、ノイズに強く、放熱性の高い樹脂封止ICパッケージを提供することにある。

[0005]

【課題を解決するための手段】本発明の半導体装置の構成としては、第1のICチップと、第2のICチップと、第5のICチップを、該第1のICチップの裏面に接着された第1の金属板と、該第2のICチップの裏面に接着された第2の金属板と、該第1のICチップおよび該第2のICチップを各々内蔵するデバイスホールが設けられ該第1の金属板および該第2の金属板に接着された配線基板と、該ICチップの表面に設けられた電極群と該配線基板の表面に設けられた電極群とを接続する金属細線群と、該第1

のICチップと該第2のICチップと該配線基板と該金 属細線群と該第1の金属板と該第2の金属板とを封止す る樹脂とを含んでなり、該第1の金属板と該第2の金属 板の一部が該樹脂から露出したことを特徴とする。

【0006】また半導体装置の製造方法としては、第1 のICチップと、第2のICチップと、該第1のICチ ップの裏面に接着された第1の金属板と、該第2の1C チップの裏面に接着された第2の金属板と、該第1のⅠ Cチップおよび該第2のICチップを各々内蔵するデバ イスホールが設けられ該第1の金属板および該第2の金 属板に接着された配線基板と、該ICチップの表面に設 けられた電極群と該配線基板の表面に設けられた電極群 とを接続する金属細線群とを含んでなる回路ブロックを 準備する工程と、該回路ブロックを樹脂封止用金型内に 該第1の金属板と該第2の金属板の表面が該金型の内面 に接するように載置する工程と、該金型内に封止用樹脂 を注入する工程とを含んでなる半導体装置の製造方法に おいて、該第1の金属板と該第2の金属板とで形成され る間隙の方向に封止用樹脂の流入する方向を概略一致さ せることを特徴とする。

[0007]

【作用】例えばアナログICチップとディジタルICチップといった異種のICチップのいずれもがプリント配線基板等の絶縁性基板を介さず熱抵抗の低い導電性接着剤により各々金属板(載置台)に接着され、金属板の一部は封止樹脂から露出されているので、アナログICチップ、ディジタルICチップ間のノイズの伝達を防ぎ、アナログICチップおよびディジタルICチップが動作時に発生する熱は熱伝導の良い導電性接着剤を介してダイバッドの金属板から放熱される。

[0008]

【実施例】図1に本発明によるICパッケージの断面図 を示す。図1において、11、12はそれぞれ第1、第 2の I Cチップであり、本例では11はアナログ I Cチ ップ、12はディジタルICチップ、21はアナログI Cチップを載置固定する金属板、22はディジタルIC チップを載置固定する金属板である。アナログICチッ プ11は接着剤5により金属板21に接着されている。 同様にディジタルICチップ12は接着剤5により金属 板22に接着されている。3は一枚の配線基板で、アナ ログICチップ11、ディジタルICチップ12を載置 する領域には、各々のチップが無理なく搭載できる大き さの(チップサイズより片側1mm程度大きい)デバイ スホール6が設けられている。配線基板3は接着剤5に より金属板21、22と接着されている。従って金属板 21、22の平面的な大きさはこのデバイスホールの周 辺の少なくとも3点で配線基板3と重なる大きさにす る。配線基板3の下面7のデバイスホール周辺には銅箔 の上にニッケルメッキ、さらにその上に金メッキが施さ れた複数の電極(図示せず)があり、ICチップ上の対

応する電極(図示せず)と金属細線4で結ばれている。 また、図示してないが配線基板3には所望の回路機能を 実現すべく設計された金属配線が少なくとも下面7には あり、前記配線基板下面7の電極、あるいはリード2と 電気的に接続している。また、必要に応じて上面8およ び配線基板内にも金属配線が設けられ、これらの配線を 電気的に接続するパイアホールが設けられる。2はリー ドでICパッケージ内の回路を外部回路と電気的に接続 する。リードは金属で、材質としては42アロイあるい は銅アロイが用いられる。リード2の曲げ方向は金属板 21、22の露出部がパッケージ搭載板側にこないよう に図示した向きに曲げるのが普通である。金属板21、 22の露出部がパッケージ搭載板側に来た場合は、放熱 フィンを露出部に付加して更に放熱性能を上げることが 不可能になる。1は封止樹脂で、1Cチップ11、1 2、配線基板3、金属細線4などを外部からの機械的衝 撃から保護する。金属板21、22のICチップを搭載 した面と反対の面は封止樹脂 1 から露出している。この ためアナログICチップ11、ディジタルICチップ1 2 に電源が印加され動作するときに発する熱を空気中に 容易に放出できる。また、アナログICチップ11の載 置台である金属板21、ディジタルICチップ12の載 置台である金属板は電気的に完全に分離されているので ICの動作時に金属板を通してディジタルICチップ1 2のノイズがアナログ I Cチップ11に伝搬して回路の 性能を落とす事がない。

[0009] 本発明による半導体装置は以下のように製造する。

【OO10】(1)まず、所望の回路機能を得るべく設計された配線、バイアホールと、金属細線を接続するパッドおよびリードを接続するパッドが表面端部に設けられるとともに、その中にアナログICチップを入れる為のデバイスホール6と、その中にディジタルICチップを入れる為のデバイスホール6が開けられたプリント基板3を用意する。前記パッドはいずれも銅箔の上にニッケルメッキが、更にその上に金メッキが施されている。プリント基板3の基材としてはポリイミドやBTレジンなどのFR-5以上の耐熱性にすぐれたものが望ましい。この理由は、後の工程で加熱することが必要だからである。

【0011】(2)次いで、図4(a)に示すようにリードフレーム40の錫メッキを施されたリード内端と前記のプリント基板表面端部に設けられ金メッキの施されたパッドとを熟圧着して接続する。金一錫共晶合金は融点が高いので後の工程における高温に耐えられるとともに信頼性も高く接着強度も強い。他の接続方法としてはSn90%Pb10%、液相線融点が220℃程度の高融点半田を用いる方法もある。高融点半田を用いる理由は後の工程で加熱することが必要だからである。また別の方法としては、リード内端のメッキを金メッキ(リー

ド材質が42アロイの場合)または銀メッキ(リード材質が銅アロイの場合)とし、前記プリント基板裏面端部をタブ吊りリードに接着したのち、リード内端とプリント基板表面端部に設けられ金メッキの施されたパッドとを金細線で接続する方法もある。

【0012】(3)次いで、図4(b)に示すように2枚の金属板21、22を前記プリント基板3に接着剤5を使って接着する。エポキシ系の接着剤をプリント基板のデバイスホール周辺部に塗布し、金属板をアナログICチップ用のデバイスホール、ディジタルICチップ用のデバイスホールをそれぞれ塞ぐように配置したのち100~200℃・1時間ほど加熱乾燥し固着した。

【0013】(4)次いで、金属板21、22がプリント基板3のデバイスホール6により露出した面に銀ペーストなどの導電性接着剤を用いてアナログICチップ、ディジタルICチップを接着する。

【0014】金属板がデバイスホールにより露出した部分に銀ペーストを塗布し、アナログICチップ、ディジタルICチップを搭載したのち100~200℃・1時間ほど加熱乾燥し固着した。

【0015】(5)次いで、図4(c)に示すようにICチップ11、12の表面に設けられた電極と配線基板の表面に設けられた電極とを金属細線4で接続する。金属細線としては直径30ミクロンメートルの金線を用い超音波併用熱圧着法で接続した。他にもアルミ線を超音波法で接続する方法や、TABリードを用いて接続する方法もある。

【0016】(6)以上の工程を経たリードフレームを、図4(d)に示すように樹脂封止用モールド金型30に前記金属板21、22の表面が金型の内面に接するように装填し、樹脂封止する。この時、図3に示すように金属板21と金属板22とでできる間隙23の方うと封止用樹脂の流入する方向24を一致させる。(図3は左下から右上の方向になる。)こうする事により樹脂の流入がスムーズにでき空洞等の発生を抑えることができる。なお、図3において30はモールド金型、40はリードフレームである。封止方法としては最も一般的でより、ではいているクレゾールノボラックのエボキシ樹脂を用いた。パッケージ厚みを薄くするような場合は、クラックの発生しにくいビフェニール系のモー

ルド材が適する。

【0017】(7)次いで、図4(e)に示すようにリードフレームは通常の手段によってフレームおよびダムバーが切断除去され、外部リード2は所望の形状に成形される。

[0018]

【発明の効果】アナログICチップ、ディジタルICチップが単一のパッケージに封止でき、アナログ回路、ディジタル回路で電源、グランドが分離されているため、アナログ回路にディジタル回路のノイズが影響することがない。また、放熱性に優れているため高速で動作する消費電力の大きいICでもチップの動作温度が上昇しないので性能が落ちることがない。

【0019】また、樹脂封止工程においてアナログIC チップのダイパッドである金属板とディジタルICチップのダイパッドである金属板とでできる間隙の方向と封 止用樹脂の流入する方向を一致させたので、空洞等の発 生を抑えることができ信頼性の高い半導体装置を製造す ることができる。

【図面の簡単な説明】

【図1】本発明の実施例。ICパッケージの断面図。


【図2】従来例。ICパッケージの断面図。

【図3】本発明の実施例。樹脂封止工程における樹脂の 流入を説明する平面図。


【図4】本発明の実施例。製造工程を説明する図。 【符号の説明】


- 1 封止樹脂
- 2 リード
- 3 配線基板
- 4 金属細線
- 5 接着剤
- 6 デバイスホール
- 7 配線基板の下面
- 8 配線基板の上面
- 11 アナログICチップ
- 12 ディジタルICチップ
- 20 ダイパッドである金属板
- 2.1 アナログ I Cチップのダイパッドである金属板
- 22 ディジタル I Cチップのダイパッドである金属板
- 30 モールド金型
- 40 リードフレーム


[図1]



【図2】







(19)



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08255868 A

(43) Date of publication of application: 01.10.96

(51) int. CI

H01L 25/04 H01L 25/18 H01L 23/29

(21) Application number 07056328

(22) Date of filing: 15.03.95

(71) Applicant:

SEIKO EPSON CORP

(72) Inventor:

ODA ZENZO


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To obtain a robust resin sealed multichip IC package having high heat dissipation properties in which a plurality of IC chips are set in a single package.

CONSTITUTION: An analog IC chip 11 and a digital IC chip 12 are bonded, on the rear surface thereof, to individual metal plates 21, 22. The metal plates 21, 22 are exposed from sealing resin 1 on the side opposite to the IC chip mounting side. When the metal plates 21, 22 are fed with power and operated, heat is dissipated from the exposed surface into the air. Since the mounting base of the analog IC chip 11, i.e., the metal plate 21, is electrically separated completely from the mounting base of the digital IC chip 12, i.e., the metal plate 22, no noise propagate on the metal plates from the digital IC chip 12 to the analog IC chip 11 to cause deterioration in the performance of the circuit during the operation.

COPYRIGHT (C)1996 JPO



15.6.17

拒絕查定

特許出願の番号

平成 9年 特許願 第181132号

起案日

平成15年 6月 9日

特許庁審査官

9448 4R00

発明の名称

半導体装置及びその製造方法及びその実装構造

特許出願人

富士通株式会社

代理人

伊東 忠彦

田代 吉成

この出願については、平成14年 3月25日付け拒絶理由通知書に記載した理由2)によって、拒絶をすべきものである。

なお、意見書及び手続補正書の内容を検討したが、拒絶理由を覆すに足りる根拠が見いだせない。

備考

電極板は周知(その根拠については、例えば、特開平1-134938号公報 、特開平8-255868号公報及び特開平5-82717号公報等を参照のこ と。)。

提出期限